

PCT WELTORGANISATION FÜR GEISTIGES EIGENTUM Internationales Büro INTERNATIONALE ANMELDUNG VERÖFFENTLICHT NACH DEM VERTRAG ÜBER DIE INTERNATIONALE ZUSAMMENARBEIT AUF DEM GEBIET DES PATENTWESENS (PCT)

(51) Internationale Patentklassifikation 7:

H01L 21/78, 21/52

(11) Internationale Veröffentlichungsnummer: A1

WO 00/68990

(43) Internationales

Veröffentlichungsdatum:

16. November 2000 (16.11.00)

(21) Internationales Aktenzeichen:

PCT/EP00/03988

(22) Internationales Anmeldedatum:

4. Mai 2000 (04.05.00)

(30) Prioritätsdaten:

199 21 230.9

7. Mai 1999 (07.05.99)

DE

(71) Anmelder (für alle Bestimmungsstaaten ausser GIESECKE & DEVRIENT GMBH [DE/DE]; Prinzregentenstraße 159, D-81677 München (DE).

(72) Erfinder; und

- (75) Erfinder/Anmelder (nur für US): GRASSL, Thomas [DE/DE]; Ganzenmüllerstraße 6, D-85354 Freising (DE). HAGHIRI-TEHRANI, Yahya [IR/DE]; Winzererstraße 98, D-80797 München (DE).
- (74) Anwalt: KLUNKER, SCHMITT-NILSON, HIRSCH; Winzererstraße 106, D-80797 München (DE).

(81) Bestimmungsstaaten: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, CA, CH, CN, CR, CU, CZ, DK, DM, DZ, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TR, TT, TZ, UA, UG, US, UZ, VN, YU, ZA, ZW, ARIPO Patent (GH, GM, KE, LS, MW, SD, SL, SZ, TZ, UG, ZW), eurasisches Patent (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), europäisches Patent (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE), OAPI Patent (BF, BJ, CF, CG, CI, CM, GA, GN, GW, ML, MR, NE, SN, TD, TG).


Veröffentlicht


Mit internationalem Recherchenbericht. Vor Ablauf der für Änderungen der Ansprüche zugelassenen Frist; Veröffentlichung wird wiederholt falls Änderungen

- (54) Title: METHOD FOR HANDLING THINNED CHIPS FOR INTRODUCING THEM INTO CHIP CARDS
- (54) Bezeichnung: VERFAHREN ZUM HANDHABEN VON GEDÜNNTEN CHIPS ZUM EINBRINGEN IN CHIPKARTEN

(57) Abstract

The invention relates to a method for handling thinned chips for introducing them into chip cards. According to the inventive method, first a wafer is bonded with its front face onto a carrier substrate by means of an adhesive layer. Then the wafer is thinned from its back and is subdivided into single chips by sawing into the wafer from the back up to the adhesive layer. The adhesive layer






is dissolved and the individual chips are removed from the carrier substrate by means of a suction head and are deposited in a special storage container until further treatment. Alternatively, the chips sawed out from the wafer are provided on their backs with a continuous support film by means of a second adhesive layer and the first adhesive layer is dissolved by means of a method that does not attack the second adhesive layer. The chips that are linked via the support film can be jointly removed from the carrier substrate and can be removed form the support film one by one once the second adhesive layer is removed. The wafer can alternatively be provided with a continuous support film by means of a second adhesive layer before it is sawed from the back. In this case, too, the first adhesive layer is dissolved while the second adhesive layer is conserved and the individual chips that are reinforced by the support film are removed from the carrier substrate.

(57) Zusammenfassung

Es werden Verfahren zum Handhaben von gedünnten Chips zum Einbringen in Chipkarten beschrieben. Hierbei wird jeweils zunächst ein Wafer mit seiner Vorderseite mittels einer Kleberschicht auf einem Trägersubstrat aufgeklebt. Dann wird der Wafer von der Rückseite aus gedünnt und durch Einsägen von der Rückseite her bis zur Kleberschicht in einzelne Chips aufgeteilt. Anschließend wird die Kleberschicht aufgelöst und die einzelnen Chips werden vom Trägersubstrat mit einem Saugkopf abgehoben und in einem speziellen Ablagebehälter zur weiteren Verarbeitung abgelegt. Alternativ werden die aus dem Wafer gesägten Chips auf der Rückseite mit einem durchgehenden Trägerfilm mittels einer zweiten Kleberschicht beklebt und dann wird die erste Kleberschicht mit einem Verfahren aufgelöst, welches die zweite Kleberschicht nicht angreift. Die über den Trägerfilm zusammenhängenden Chips können so vom Trägersubstrat gemeinsam abgehoben werden und, nach dem Auflösen der zweiten Kleberschicht, einzeln vom Trägerfilm entnommen werden. Der Wafer kann alternativ auch vor dem Sägen auf der Rückseite mit einem durchgehenden Trägerfilm mittels einer zweiten Kleberschicht beklebt werden. Auch in diesem Fall wird die erste Kleberschicht unter Erhalt der zweiten Kleberschicht aufgelöst und es werden dann die einzelnen durch THIS PAGE BLANK (USPTO)





5 Die vorliegende Erfindung betrifft ein Verfahren zum Handhaben von gedünnten Chips zum Einbringen in Chipkarten.

Gedünnte Chips werden seit einiger Zeit bereits zur Herstellung von vertikal integrierten Schaltungsstrukturen (VIC) verwendet.

10

15

25

30

In der DE 44 33 846 Al wird hierzu beschrieben, wie bei der Herstellung eines solchen VIC zunächst ein Wafer, hier ein sogenanntes Topsubstrat, mit seiner Vorderseite, d.h. mit der aktiven bzw. funktionalen IC-Fläche, an der sich die Bauelementelagen befinden, mittels einer Klebeschicht auf ein sogenanntes Handlingsubstrat aufgeklebt und dann von der Rückseite her gedünnt wird. Dieses Dünnen erfolgt z.B. durch naßchemisches Ätzen oder durch mechanisches oder chemomechanisches Schleifen. Ein solches Topsubstrat wird dann mit einer Haftschicht versehen, genau justiert auf ein sogenanntes Bottomsubstrat aufgesetzt und mit diesem verbunden.

20 Anschließend wird das Handlingsubstrat wieder entfernt.

Aus der EP 0 531 723 B ist ein ähnliches Verfahren bekannt, bei dem ein erstes Schaltungsbauelement mit seiner aktiven Fläche auf einem Träger befestigt und dann von der Rückseite her gedünnt wird. Anschließend wird ein weiteres Schaltungsbauelement auf die Rückseite des gedünnten Chips aufgesetzt und mit diesem mittels Kontaktstellen, die zuvor auf der Rückseite des gedünnten Chips erzeugt wurden, verbunden. Dann wird das aufgesetzte Schaltungsbauelement ebenfalls von der Rückseite her gedünnt, mit Kontaktstellen versehen und ein weiteres Schaltungsbauelement aufgesetzt. Dieser Schritt wird mehrfach wiederholt, bis schließlich die gewünschte Mehrelementepackung von übereinanderliegenden Bauelementen aufgebaut ist.



Alle diese Verfahren beschreiben nur die Handhabung der Chips in einem Verfahrensstadium, in der sie entweder noch nicht gedünnt oder bereits zu einer stabilen Packung aufgebaut sind. Verfahren, mit denen einzelne gedünnte Chips gehandhabt werden können, um sie in Chipkarten einzubauen, werden nicht angegeben. Insbesondere ist dies auch mit den bisher in der Chipkartenfertigung verwendeten Verfahren und Werkzeugen nicht möglich. Die Verwendung gedünnter Chips ist aber aufgrund ihrer besonderen Flexibilität gerade in den durch Biegung und Torsion häufig hochbeanspruchten Chipkarten wünschenswert.

Der Erfindung liegt daher die Aufgabe zugrunde, ein Verfahren anzugeben, mit dem gedünnte Chips auch einzeln gehandhabt und in Chipkarten eingebracht werden können.

15

10

5

Diese Aufgabe wird durch ein Verfahren gemäß den Ansprüchen 1, 2 oder 3 gelöst.

Ausgangspunkt ist jeweils, daß zunächst ein Wafer mit seiner Vorderseite, 20 an der sich die Bauelemente befinden, mittels einer Kleberschicht auf einem Trägersubstrat aufgeklebt wird. Dieser Wafer wird dann von der Rückseite her gedünnt. Nach dem Dünnen wird der Wafer in einzelne Chips aufgeteilt, indem von der Rückseite aus in den Wafer hineingesägt wird. Das Hineinsägen kann bis zur oder bis in die Kleberschicht oder sogar bis in das 25 Trägersubstrat hinein erfolgen.

Um die Chips nun von dem Trägersubstrat abzuheben und zu vereinzeln bestehen erfindungsgemäß verschiedene Möglichkeiten.

Gemäß Anspruch 1 wird die Kleberschicht aufgelöst und die einzelnen Chips mit einem Saugkopf vom Trägersubstrat abgehoben. Sie werden dann vorzugsweise in einem speziellen Ablagebehälter zur weiteren Verarbeitung abgelegt. Die Chips liegen bei dieser Methode mit ihrer Rückseite nach oben in den Spezialbehältern. Alternativ können die Chips selbstverständlich auch sofort weiterverarbeitet, beispielsweise sofort auf eine Chipkarte oder Chipkartenfolie aufgesetzt werden.

Anspruch 2 sieht erfindungsgemäß einen weiteren Verfahrensschritt vor, bei dem nach dem Sägen die noch auf dem Trägersubstrat befindlichen einzelnen Chips auf der Rückseite mit einem durchgehenden Trägerfilm mittels einer zweiten Kleberschicht beklebt werden. Anschließend wird die erste Kleberschicht mit einer Methode aufgelöst, bei der die zweite Kleberschicht erhalten bleibt. Die Chips können dann über den Trägerfilm zusammenhängend, gemeinsam vom Trägersubstrat abgehoben werden. Anschließend ist dann eine Entnahme der einzelnen Chips vom Trägerfilm möglich, indem die zweite Kleberschicht aufgelöst wird. Auch hier kann die Entnahme mit Hilfe eines Saugkopfes oder dergleichen erfolgen. Bei diesem Verfahren liegt dann die aktive Vorderseite des Chips oben.

20

25

Nach Anspruch 3 ist erfindungsgemäß vorgesehen, diesen Trägerfilm direkt nach dem Dünnen des Wafers aufzukleben, und dann erst den Wafer in einzelne Chips zu zersägen. Der Film verbleibt beim Einbau in die Chipkarte auf dem einzelnen Chip; der Chip wird somit durch den Trägerfilm verstärkt und ist auch mit den herkömmlichen Verfahren und Werkzeugen handhabbar. Durch die Verwendung geeigneter, z.B. zähelastischer Materialien für die Trägerfolie, kann diese bei ausreichender Stabilität des Chip-Folien-Verbunds relativ dünn gehalten werden.



Selbstverständlich können auch bei den beiden letztgenannten Verfahren die Chips im Laufe der weiteren Verarbeitung in einem Ablagebehälter zwischengelagert werden.

- Zum Lösen der ersten Kleberschicht bei gleichzeitigem Erhalt der zweiten Kleberschicht gibt es verschiedene Möglichkeiten, die jeweils von den Eigenschaften der verwendeten Klebersorten abhängen. Bevorzugte Methoden sind in den Unteransprüchen beschrieben.
- Alternativ ist es prinzipiell auch möglich, daß gemeinsam mit der Kleberschicht zwischen Wafer und Trägersubstrat, oder auch anstelle dieser Kleberschicht, das Trägersubstrat selbst aufgelöst wird. Es versteht sich von selbst, daß hierzu bei den Verfahren gemäß Anspruch 2 oder 3 eine Methode gewählt wird, bei der die zweite Kleberschicht nicht angegriffen wird.

15

Die mit den erfindungsgemäßen Verfahren sicher und einfach handhabbaren dünneren Chips sind flexibler und benötigen weniger Raum als die herkömmlichen Chips. Damit sind neue Möglichkeiten eröffnet, die Chips in den Chipkarten unterzubringen.

20

Hier ist zunächst zu unterscheiden zwischen den Verfahren, bei denen die Chips mit ihrer Vorderseite auf eine z.B. bereits mit Leiterbahnen versehene Chipkartenfolie oder die Chipkarte aufgesetzt werden (Flip-Chip Technologie), und den Verfahren, bei denen die Chips mit ihrer Rückseite auf die Chipkartenfolie oder die Chipkarte aufgesetzt und dann an den Chip die Leiterbahnen angeschlossen werden. Welche Methode günstiger ist, hängt unter anderem davon ab, welches der vorgenannten Verfahren zur Abnahme der gedünnten Chips vom Trägersubstrat verwendet wird, d.h. in welche Richtung die Chips bereits orientiert sind.

Bei den Verfahren, bei denen die Chips von der Rückseite aus gehandhabt werden müssen, ist es vorteilhaft, wenn auf der Rückseite der Chips bzw. auf dem Trägerflim Positionsmarken aufgebracht werden. Anhand dieser Markierungen ist eine exakte Ausrichtung des Chips auf der Chipkarte möglich. Als Positionsmarkierung bietet es sich an, die Schaltungsstruktur des Chips abzubilden.

Eine Einbaumöglichkeit besteht darin, daß der Chip auf eine Chipkartenfolie aufgebracht wird, die auf der dem Chip gegenüberliegenden Rückseite mit Kontaktflächen versehen ist, welche wiederum mit dem Chip über Leiterbahnen durch die Folie hindurch verbundenen sind. Dieses so aufgebaute Chipmodul läßt sich dann mit den Kontaktflächen nach außen in eine Kavität einer Chipkarte einbringen, wie das auch bei den bisherigen konventionellen Aufbauten der Chipkarten der Fall ist.

15

10

5

Eine Alternative besteht darin, die Chips beim Zusammenlaminieren zweier Chipkartenfolien zwischen die Folien einzubringen.

Bei einem besonders bevorzugten Einbauverfahren wird der Chip jeweils
20 einfach auf die Oberfläche einer Chipkarte aufgebracht. Vorzugsweise wird
der Chip dabei mit seiner Vorderseite nach außen weisend aufgesetzt und
anschließend wird die Chipkarte gemeinsam mit dem Chip mit Leiterbahnen
versehen.

Die Leiterbahnen können hierbei mit einem Präge- oder Druckverfahren, vorzugsweise mit einem Siebdruckverfahren, aufgebracht werden. Aufgrund der geringen Ausmaße des gedünnten Chips trägt dieser an der Oberfläche der Chipkarte kaum auf. Es ist selbstverständlich aber auch möglich, den Chip in einer flachen Kavität in die Oberfläche der Chipkarte





einzubringen. Vorteilhafterweise werden die offen an der Oberfläche befindlichen Chips mit einem Schutzlack überzogen.

Derartige Chipkarten mit einem außenliegenden gedünnten Chip sind im

Gegensatz zu den konventionellen Chipkarten, bei denen ein herkömmlicher
Chip in einem Chipmodul in einer speziellen Kavität untergebracht ist, mit
erheblich weniger Verfahrensschritten zu fertigen.

Bei allen Einbauverfahren ist es sowohl möglich, auf der Chipkarte

10 außenliegende Kontaktflächen anzubringen, als auch Spulen oder ähnliche

Bauteile einzudrucken, so daß eine kontaktlose Datenübermittlung von und

zur Chipkarte möglich ist. Ebenso ist eine Kombinationslösung dieser beiden

Schnittstellen möglich (Dual Interface).

- Die erfindungsgemäßen Verfahren werden nachfolgend anhand von Ausführungsbeispielen unter Bezugnahme auf die beigefügten Zeichnungen detaillierter beschrieben. Es zeigen schematisch:
- Fig. 1 einen Wafer, der an seiner aktiven Fläche mittels einer 20 Kleberschicht mit einem Trägersubstrat verbunden ist,
 - Fig. 2a einen Wafer gemäß Fig. 1 nach dem Dünnen und Aufteilen in einzelne Chips,
- 25 Fig. 2b zwei Chips des Wafers gemäß Fig. 2a in einem Spezialbehälter,
 - Fig. 3a einen gedünnten und gesägten Wafer mit Trägerfilm,
 - Fig. 3b einzelne über den Trägerfilm zusammenhängenden Chips,




Fig. 7 - 9 Varianten einer Chipkarte mit an der Oberfläche aufgebrachten gedünnten Chip und nachträglicher Aufbringung der Anschlußflächen,

15 Fig. 10/11 Herstellung einer Chipkarte durch Zusammenlaminieren zweier Kartenfolien,

Fig. 12/13 Varianten einer Chipkarte mit an der Oberfläche auf bereits vorhandene Anschlußflächen aufgebrachten gedünnten Chip,

Bei der Durchführung des Verfahrens wird zunächst ein Wafer 1 mit seiner Vorderseite, welche die Bauelemente 2 aufweist, auf ein Trägersubstrat 4 aufgeklebt. Als Trägersubstrat kann z.B. ein anderer Wafer, eine Metallfolie oder magnetisierbare Folie oder eine sonstige, in der Chipkartenherstellung übliche Folie wie PVC, ABS, PC oder ähnliches dienen.

Hierzu wird entweder auf dem Wafer 1 oder auf dem Trägersubstrat 4 eine Kleberschicht 3 aufgetragen und anschließend werden die beiden Teile zusammengefügt.

10

20



Der Wafer enthält in üblicher Weise mehrere nebeneinander angeordnete Schaltkreise, die jeweils einen Standard-Chipkartenchip oder auch einen Speicherchip bilden können.

Der auf dem Trägersubstrat 4 befestigte Wafer 1 wird dann von der Rückseite bis zu einer vorgegebenen Stärke, wie in Fig. 1 durch die gestrichelte Linie 9 dargestellt, gedünnt. Das Dünnen kann mit den herkömmlichen Verfahren, beispielsweise durch Ätzen oder mechanisches Schleifen, erfolgen. Auf diese Weise ist es möglich, den Wafer 1 bzw. die daraus gefertigten Chips 10 auf eine Stärke von unter 100 μm, vorzugsweise ca. 20 μm, zu dünnen.

Gemäß dem in den Fig. 2a und 2b dargestellten Verfahren werden dann in den Wafer 1 von der Rückseite aus bis zur Kleberschicht 3 Sägeschnitte 7 eingefügt, und somit der Wafer 1 in einzelne Chips 10 unterteilt. Es wird anschließend die Kleberschicht 3 aufgelöst bzw. angelöst, wobei die Chips 10 mit einem Saugkopf 30 vom Trägersubstrat 4 abgehoben und in Spezialbehältern 40 abgelegt werden, wo sie zur weiteren Verarbeitung zur Verfügung stehen. Der Saugkopf 30 für die Entnahme der Dünnchips 10 ist relativ flach und weist an der Saugoberfläche mehrere kleine Löcher 31 auf, die über eine Leitung je nach Bedarf mit Saug- bzw. Druckluft zum Ansaugen oder Ablegen der Chips 10 beaufschlagt werden können. Die Chips 10 können den Spezialbehältern 40 in gleicher Weise entnommen und mit einem Roboter bei der Kartenfertigung plaziert werden.

25

20

15

Das Lösen der Kleberschicht 3 des Trägersubstrats 4 kann durch Wärmeeinwirkung erfolgen. Hierzu wird z.B. ein beheizbarer Saugkopf 30 oder eine separate Wärmestrahlungsquelle 34, wie in Fig. 4a, verwendet.





10

30

Die Fig. 3a und 3b zeigen ein alternatives Verfahren, bei dem letztendlich die aktive Oberfläche mit den Bauelementen 2 der Chips 10 oben liegt. Hierzu wird auf den gedünnten und gesägten Wafer 1 mittels einer zweiten Kleberschicht 6 ein Trägerfilm 5 aufgezogen. Selbstverständlich kann es sich bei diesem Trägerfilm 5 auch um eine selbstklebende Folie handeln, die bereits mit einer Kleberschicht versehen ist.

Nach Aufbringen dieses Trägerfilms 5 auf die Rückseite des Wafers 1 wird die erste Kleberschicht 3 mit einem Verfahren gelöst, welches die zweite Kleberschicht 6 nicht angreift.

Hierzu gibt es verschiedene Möglichkeiten. Bei einem ersten bevorzugten Verfahren besteht die erste Kleberschicht 3 aus einem Kleber, der unter Einwirkung von Licht eines bestimmten Längenwellenbereichs, beispielsweise UV-Licht, zersetzt wird, wobei die zweite Kleberschicht 6 bei 15 dieser Bestrahlung gerade aushärtet. Bei einem zweiten Verfahren besteht die erste Kleberschicht 3 aus einem Kleber, der sich unter Wärmeeinwirkung zersetzt, wobei die zweite Kleberschicht 6 gerade unter der Wärmeeinwirkung aushärtet. Alternativ ist es möglich, daß die erste 20 Kleberschicht 3 aus einem wasserlöslichen Kleber besteht, während die zweite Kleberschicht 6 nicht wasserlöslich ist, oder die zweite Kleberschicht 6 ist lösemittelresistent und die erste Kleberschicht 3 löst sich bei dem entsprechenden Lösemittel auf. Weiterhin ist es möglich, daß die erste Kleberschicht 3 aus einem Kleber besteht, der unter einem Sauerstoftplasma 25 oder in einer bestimmten Gasumgebung, z.B. Ozon, zersetzt wird, wobei die

Eine andere Möglichkeit besteht darin, ein Verfahren zu verwenden, mit der gemeinsam mit der Kleberschicht 3 oder auch anstelle der Kleberschicht 3 das Trägersubstrat 4 selbst aufgelöst wird. Das Trägersubstrat 4 kann hierzu

zweite Kleberschicht 6 gegenüber diesen Bedingungen resistent ist.



aus Styropor oder einem anderen Material bestehen, welches sich in einem Plasma oder unter Ätzgaseinwirkung oder unter erhöhter Temperatur zersetzt. Oder es wird ein Trägersubstrat 4 aus Karton oder einem ähnlichen Material verwendet, welches wasserlöslich ist.

5

10

30

Nach dem Auflösen dieser ersten Kleberschicht 3 bzw. des Trägersubstrats 4, läßt sich dann der gesamte über den Trägerfilm 5 zusammenhängende Verband von Chips 10 gemeinsam abnehmen, wobei die aktive Fläche der Chips 10 nach außen weist. Die einzelnen Chips 10 können dann vom Trägerfilm 5 entnommen werden, indem die zweite Kleberschicht 6 gelöst wird.

Die Fig. 4a und 4b zeigen eine dritte Verfahrensmöglichkeit, bei der zuerst ein Trägerfilm 5 aus einem vorzugsweise zähelastischen Material, wie Polycarbonat, Polyamid, Kupfer, Aluminium, Stahl o.ä., auf die Rückseite 15 des Wafers 1 mittels einer Kleberschicht 6 aufgeklebt wird. Danach erfolgt erst die Unterteilung des Wafers 1 in die einzelnen Chips 10 durch Einfügen der Sägeschnitte 7. Schließlich werden wieder die einzelnen Chips 10 durch Auflösen der ersten Kleberschicht 3 oder des Trägersubstrats 4 entnommen, wobei auch hierzu ein Verfahren angewendet wird, welches die 20 Klebeverbindung zum Trägerfilm 5 nicht angreift. Die hierbei verwendeten Methoden entsprechen den obengenannten Verfahren. In Fig. 4a ist schematisch dargestellt, wie ein einzelner Chip 10 mit einem Saugkopf 30 vom Trägersubstrat 4 entnommen wird, wobei die Auflösung der Kleberschicht 3 durch einen Wärmestrahler 34 erfolgt, wobei gleichzeitig die 25 zweite Kleberschicht 6 aushärtet. Bei diesem Verfahren verbleibt der Trägerfilm 5 auf der Rückseite des einzelnen Dünnchip 10.

Die Figuren 5 bis 10 zeigen verschiedene Varianten, wie die gedünnten Chips 10 in der bzw. auf der Chipkarte 20 untergebracht werden können.



10

Je nach Wahl der Herstellungsmethode nach den Figuren 2, 3 oder 4 ist es sinnvoll, die Chips 10 mit ihrer Vorderseite oder mit ihrer Rückseite auf eine Chipkarte 20 oder eine Chipkartenfolie 21 aufzusetzen. Wird der Chip 10 mit seiner Vorderseite auf die Chipkarte 20 bzw. Chipkartenfolie 21 aufgesetzt, so ist es zweckmäßig, auf die Karte 20 bzw. Folie 21 zuerst die Leiterbahnen 11 zur Kontaktierung des Chips 10 anzubringen und dann den Chip 10 darauf zu positionieren. Hierzu weist der Chip 10 auf seiner Rückseite, wie in Figur 6 dargestellt, Positionsmarkierungen 8 auf, die beispielsweise auf den Chip 10 oder auf die Trägerfolie 5 aufgedruckt oder eingeätzt sind.

Figur 5 beschreibt ein Einbaubeispiel, welches ähnlich den bekannten
Einbauverfahren konventioneller Chipmodule ist. Hierbei wird der Chip 10
zunächst auf eine erste Chipkartenfolie 21 aufgesetzt. Auf der
15 gegenüberliegenden Rückseite der Chipkartenfolie 21 befinden sich
Kontaktflächen 23, die mit dem Chip 10 über Leiterbahnen 11 durch die
Chipkartenfolie 21 hindurch mittels Leitkleber verbunden sind. Zwischen
dem Chip 10 und der ersten Chipkartenfolie 21 kann sich eine Unterteilung
15 befinden. Dieses so aufgebaute Chipmodul wird in eine entsprechende
20 Kavität 24 der Chipkarte 20 eingesetzt und ringsum mit einem geeigneten
Kleber 25 verklebt.

Die Figuren 10 und 11 zeigen verschiedene Laminierverfahren, bei denen der Chip 10 zwischen zwei Chipkartenfolien 21 und 22 in der Chipkarte 20 angeordnet wird. Die Chipkartenfolien 21, 22 haben typischerweise eine Stärke von 100 - 300 µm. Bei dem Verfahren gemäß Figur 10a wird der Chip 10 auf die eine Chipkartenfolie 21 aufgebracht und die Leiterbahnen 11 befinden sich auf der anderen Chipkartenfolie 22. Der Chip 10 ist hierbei mit seiner Rückseite auf die Chipkartenfolie 21 aufgebracht. Anschließend werden die beiden Chipkartenfolien passend übereinander positioniert und



zusammenlaminiert, so daß der Chip 10 durch die Leiterbahnen 11 kontaktiert wird (Fig. 10b).

Bei dem Verfahren gemäß Fig. 11a werden auf die eine Chipkartenfolie 21 zunächst Leiterbahnen 11 aufgebracht. Auf diese Leiterbahnen 11 wird dann der Chip 10 mit seiner Vorderseite nach unten aufgelegt, so daß gleichzeitig die Kontaktierung erfolgt. Anschließend wird die zweite Chipkartenfolie 22 darüber laminiert (Fig. 11b).

Die Leiterbahnen führen jeweils zu einer außenliegenden Kontaktfläche oder 10 aber zu einem Interface-Bauelement, mit dem eine kontaktlose Datenübertragung möglich ist, oder sie bilden selbst ein solches Bauelement. Um beim Laminierverfahren den Chip 10 bis zum Abdecken mit der zweiten Chipkartenfolie 22 auf der ersten Chipkartenfolie 21 zu halten, kann die Oberfläche der ersten Chipkartenfolie 21 durch ein Sauerstoff- oder 15 Chlorplasma vorbehandelt werden, so daß der Chip 10 bis zur Abdeckung und zum Laminieren darauf gebondet haftet. Bei dem Verfahren gemäß den Fig. 11a und 11b kann die Oberfläche auch mit einer Silberleitpaste bedruckt sein, welche gleichzeitig die Leiterbahnen 11 bildet, so daß der Chip 10 bis zur Abdeckung und zum Laminieren auf der Chipkartenfolie 21 haftet und 20 gleichzeitig elektrisch kontaktiert wird.

Selbstverständlich ist es auch möglich auf dem gedünnten Chip 10 einen Kleber aufzubringen oder als Chipkartenfolie 21 eine kleberbeschichtete Folie zu verwenden. Insbesondere bei der Herstellung der Chips 10 nach 25 dem Verfahren, wie es in den Fig. 3a und 3b dargestellt ist, ist es möglich, den Chip 10 direkt vom Trägerfilm 5 durch Anlösen des Klebers abzuheben und mit diesem Kleber auf die Chipkartenfolie 21 aufzukleben, wo der Kleber dann wieder abbinden kann.

WO 00/68990 PCT/EP00/03988

In den Fig. 7, 8 und 9 ist ein vollständig neues Verfahren dargestellt, bei dem der gedünnte Chip einfach an der Oberfläche einer Chipkarte aufgesetzt und anschließend mit Leiterbahnen 11 bedruckt wird. Der Chip 10 wird außerdem mit einem Schutzlack 12 überzogen. Zum Drucken der Leiterbahnen 11 wird vorzugsweise ein Siebdruckverfahren verwendet. Es ist selbstverständlich auch möglich, die Leiterbahnen 11 in Form einer Metallfolie aufzubringen.

In den Fig. 12 a bis 12c sind Ausführungsformen dargestellt, bei denen zunächst die Leiterbahnen auf die Oberfläche aufgebracht und anschließend der Chip mit der Vorderseite nach unten auf die Anschlußflächen 11 gesetzt wird. In Fig. 12b ist eine zusätzliche Lack und/oder Klebeschicht 13 zwischen integriertem Schaltkreis 10 und der Oberfläche der Chipkarte 20 angeordnet, während in Fig. 12c Die Chip/Leiterbahnanordnung 10, 11 mit einem Heizstempel 14 in die Kartenoberfläche eingedrückt wird.

10

15

20

In den Fig. 8 und 9 befindet sich der Dünnchip 10 ebenfalls direkt an der Oberfläche der Chipkarte 20, hier jedoch in einer kleinen Kavität 27. Diese Kavität 27 ist entweder in die Chipkarte 20 eingeprägt, gefräst oder beim Herstellen der Chipkarte 20 gleich mit angespritzt worden (Fig. 8). Alternativ wird die Kavität 27 durch eine entsprechende Bedruckung mit Schutzlack 26 oder durch Aufziehen einer Schutzfolie mit Fenster erzeugt (Fig. 9).

25 Entsprechende Anordnungen, bei denen zunächst die Kontaktflächen 11 in die Aussparungen der Oberfläche der Chipkarte 20 angeordnet werden, auf die dann der Chip 10 gesetzt wird, sind in den Fig. 13a bis 13c dargestellt.

In dem in Fig. 13 c dargestellten Ausführungsbeispiel wird der Chip unter Wärmeeinwirkung bündig in die Oberfläche der Chipkarte 20 eingepreßt.



Bei einer Ausführung gemäß Fig. 7 (Anschlußflächen 11 noch nicht vorhanden) kann die Folie mit dem bündig mit der Oberfläche abschließenden Chip beispielsweise mit Silberpaste bedruckt, beschichtet und eventuell gleichzeitig kontaktiert werden.

5

Bei all diesen letztgenannten Einbaubeispielen, mit einem offen an der Oberfläche der Chipkarte befindlichen Chip, handelt es sich um einen neuen und besonders vorteilhaften Aufbau, der mit relativ wenigen Verfahrensschritten, verglichen mit den herkömmlichen Verfahren,

10 herzustellen ist.

Patentansprüche

- 1. Verfahren zum Handhaben von gedünnten Chips (10) zum Einbringen in Chipkarten (20) mit folgenden Verfahrensschritten:
 - Aufkleben eines Wafers (1) mit seiner Vorderseite auf ein Trägersubstrat (4) mittels einer Kleberschicht (3),
 - Dünnen des Wafers (1) von der Rückseite her,
 - Aufteilen des Wafers (1) in einzelne Chips (10) durch Sägen des
 Wafers (1) von der Rückseite aus bis zur oder bis in die Kleberschicht
 (3) oder bis in das Trägersubstrat (4) hinein,
 - Auflösen der Kleberschicht (3),
 - Abheben der einzelnen Chips (10) vom Trägersubstrat (4) mit einem Saugkopf (30) zur Ablage in einen speziellen Ablagebehälter (40) und/oder zur weiteren Verarbeitung.

15

20

25

30

5

- 2. Verfahren zum Handhaben von gedünnten Chips (10) zum Einbringen in Chipkarten (20) mit folgenden Verfahrensschritten:
 - Aufkleben eines Wafers (1) mit seiner Vorderseite auf ein Trägersubstrat (4) mittels einer Kleberschicht (3),
 - Dünnen des Wafers (1) von der Rückseite her,
 - Aufteilen des Wafers (1) in einzelne Chips (10) durch Sägen des Wafers (1) von der Rückseite aus bis zur oder bis in die Kleberschicht (3) oder bis in das Trägersubstrat (4) hinein,
 - Bekleben der aus dem Wafer (1) gesägten Chips (10) auf ihrer Rückseite mit einem durchgehenden Trägerfilm (5) mittels einer zweiten Kleberschicht (6),
 - Auflösen der ersten Kleberschicht (3) mit einem Verfahren, welches die zweite Kleberschicht (6) nicht angreift,
 - Abheben der über den Trägerfilm (5) zusammenhängenden Chips (10) vom Trägersubstrat (4) gemeinsam mit dem Trägerfilm (5),
 - Auflösen der zweiten Kleberschicht (6) und Abheben der einzelnen
 Chips (10) vom Trägerfilm (5).

10



- 3. Verfahren zum Handhaben von gedünnten Chips (10) zum Einbringen in Chipkarten (20) mit folgenden Verfahrensschritten:
 - Aufkleben eines Wafers (1) mit seiner Vorderseite auf ein Trägersubstrat (4) mittels einer Kleberschicht (3),
 - Dünnen des Wafers (1) von der Rückseite her,
 - Bekleben des Wafers (1) auf der Rückseite mit einem durchgehenden Trägerfilm (5) mittels einer zweiten Kleberschicht (6),
- Aufteilen des Wafers (1) in einzelne Chips (10) durch Sägen des Wafers (1) mit dem aufgeklebten Trägerfilm (5) von der Rückseite des Wafers (1) her bis zur oder bis in die erste Kleberschicht (3) oder bis in das Trägersubstrat (4) hinein,
 - Auflösen der ersten Kleberschicht (3) mit einem Verfahren, welches die zweite Kleberschicht (6) nicht angreift,
- Abheben der einzelnen Chips (10) vom Trägersubstrat (4) gemeinsam mit dem Trägerfilm (5).
- Verfahren nach einem der Ansprüche 2 oder 3, dadurch gekennzeichnet, daß die erste Kleberschicht (3) aus einem Kleber besteht,
 der unter Einwirkung von Licht eines bestimmten Wellenlängenbereichs zersetzt wird, und die zweite Kleberschicht (6) aus einem Kleber besteht, der unter Einwirkung dieses Lichts aushärtet.
- Verfahren nach einem der Ansprüche 2 oder 3, dadurch
 gekennzeichnet, daß die erste Kleberschicht (3) aus einem Kleber besteht, der unter Wärmeeinwirkung zersetzt wird, und die zweite Kleberschicht (6) aus einem Kleber besteht, der unter Wärmeeinwirkung aushärtet.
 - 6. Verfahren nach einem der Ansprüche 2 oder 3, dadurch gekennzeichnet, daß die erste Kleberschicht (3) aus einem wasserlöslichen

Kleber besteht und/oder die zweite Kleberschicht (6) aus einem Kleber besteht, der lösemittelresistent ist.

- Verfahren nach einem der Ansprüche 2 oder 3, dadurch
 gekennzeichnet, daß die erste Kleberschicht (3) aus einem Kleber besteht, der unter einem Sauerstoffplasma oder in einer bestimmten Gasumgebung zersetzt wird, und die zweite Kleberschicht (6) aus einem Kleber besteht, der gegenüber diesen Bedingungen resistent ist.
- 10 8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß gemeinsam mit der Kleberschicht (3) zwischen dem Wafer (1) und dem Trägersubstrat (4) und/oder anstelle dieser Kleberschicht (3) das Trägersubstrat (4) aufgelöst wird.
- 15 9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß das Trägersubstrat (4) aus einem Material besteht, welches sich in einem Plasma und/oder unter Gaseinwirkung und/oder unter erhöhter Temperatur zersetzt und/oder wasserlöslich ist.
- 20 10. Verfahren nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß auf der Rückseite der Chips (10) und/oder des Trägerfilms (5) Positionsmarken (8) aufgebracht werden.
- 11. Verfahren nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet,
 25 daß die Chips (10) jeweils mit ihrer Vorderseite auf eine mit Leiterbahnen
 (11) versehene erste Chipkartenfolie (21) aufgebracht werden.
 - 12. Verfahren nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß die Chips (10) jeweils mit ihrer Rückseite auf eine erste Chipkartenfolie
- 30 (21) aufgebracht und mit Leiterbahnen (11) kontaktiert werden.



- 13. Verfahren nach Anspruch 11 oder 12, dadurch gekennzeichnet, daß die erste Chipkartenfolie (21) auf der dem Chip (10) gegenüberliegenden Oberfläche mit Kontaktflächen (23) versehen ist, die mit dem Chip (10) über die Leiterbahnen (11) verbundenen sind, und dieses so aufgebaute Chipmodul mit den Kontaktflächen (23) nach außen in eine Kavität (24) einer Chipkarte (20) eingebracht wird.
- 14. Verfahren nach Anspruch 11 oder 12, dadurch gekennzeichnet, daß die erste Chipkartenfolie (21) mit dem Chip (10) mit einer zweiten Chipkartenfolie (22) bedeckt wird und die beiden Chipkartenfolien (21, 22) zusammenlaminiert werden.
- 15. Verfahren nach Anspruch 14, dadurch gekennzeichnet, daß die erste
 15 Chipkartenfolie (21) vorbehandelt wird, so daß der Chip (10) bis zum
 Abdecken mit der zweiten Chipkartenfolie (22) auf der ersten
 Chipkartenfolien (21) haftet.
- Verfahren nach Anspruch 15, dadurch gekennzeichnet, daß die erste
 Chipkartenfolie (21) mit einer haftenden Leitpaste bedruckt wird, so daß der
 Chip (10) bis zum Abdecken mit der zweiten Chipkartenfolie (22) auf der
 ersten Chipkartenfolien (21) haftet und gleichzeitig elektrisch kontaktiert ist.
- 17. Verfahren nach einem der Ansprüche 1 bis 10, dadurch
 25 gekennzeichnet, daß die Chips (10) jeweils mit ihrer Rückseite auf eine erste Chipkartenfolie (21) aufgebracht werden und die erste Chipkartenfolie (21) mit dem Chip (10) mit einer zweiten Chipkartenfolie (22) bedeckt wird, welche an den entsprechenden Positionen mit Leiterbahnen (11) versehen ist, und die beiden Chipkartenfolien (21, 22) zusammenlaminiert werden.

- 18. Verfahren zum Einbringen eines gedünnten Chips (10) in eine Chipkarte (20), insbesondere nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß der Chip (10) außenliegend auf eine Oberfläche der Chipkarte (20) aufgebracht wird.
- 19. Verfahren nach Anspruch 18, dadurch gekennzeichnet, daß der Chip (10) mit seiner Vorderseite nach außen weisend auf die Oberfläche der Chipkarte (20) aufgebracht und mit Leiterbahnen (11) versehen wird.
- 20. Verfahren nach Anspruch 18 oder 19, dadurch gekennzeichnet, daß der Chip (10) in eine Kavität (27) in der Oberfläche der Chipkarte (20) eingebracht wird.
- 21. Verfahren nach einem der Ansprüche 18 bis 20, dadurch
 15 gekennzeichnet, daß der Chip (10) unter Wärmeeinwirkung bündig in die Oberfläche der Chipkarte (20) eingepreßt wird.
 - 22. Verfahren nach einem der Ansprüche 18 bis 21, dadurch gekennzeichnet, daß der an der Oberfläche der Chipkarte (20) befindliche Chip (10) mit einem Schutzlack (12) überzogen wird.
 - 23. Verfahren nach einem der Ansprüche 11 bis 22, dadurch gekennzeichnet, daß die Leiterbahnen (11) mittels eines Druck- oder Prägeverfahrens aufgebracht werden.
 - 24. Verfahren nach Anspruch 2 und einem der Ansprüche 12 bis 23, dadurch gekennzeichnet, daß der Chip (10) vom Trägerfilm (5) abgehoben und auf die Chipkartenfolie (21) oder die Oberfläche der Chipkarte (20) aufgesetzt wird.

20



- 25. Verfahren nach Anspruch 24, dadurch gekennzeichnet, daß der Chip (10)mittels des Klebers der aufgelösten zweiten Kleberschicht (6) auf die Kartenfolie (20) aufgeklebt wird.
- 5 26. Verfahren nach Anspruch 25, dadurch gekennzeichnet, daß der Chip (10) mit einem Saugkopf (30) von der Trägerfolie (5) abgehoben und auf die Kartenfolie (20) aufgebracht wird, wobei die zweite Kleberschicht (6) unter Wärmeeinwirkung gelöst wird.
- 10 27. Chipkarte (20) mit mindestens einem gedünnten Chip (10), welcher auf einer Oberfläche der Chipkarte (20) angeordnet ist.
- 28. Chipkarte nach Anspruch 27, dadurch gekennzeichnet, daß der Chip
 (10) mit seiner Vorderseite nach außen auf der Chipkarte (20) angeordnet ist,
 und außenseitig auf der Chipkarte (20) und dem Chip (10) Leiterbahnen (11) aufgebracht sind.
 - 29. Chipkarte nach Anspruch 27 oder 28, dadurch gekennzeichnet, daß die Leiterbahnen (11) aufgedruckt sind.
 - 30. Chipkarte nach einem der Ansprüche 27 bis 29, dadurch gekennzeichnet, daß der Chip (10) in einer Kavität (27) in der Oberfläche der Chipkarte (20) angeordnet ist.
- 25 31. Chipkarte nach einem der Ansprüche 27 bis 30, dadurch gekennzeichnet, daß der Chip (10) bündig in die Oberfläche der Chipkarte (20) eingepreßt ist.
- 32. Chipkarte nach einem der Ansprüche 27 bis 31, dadurch
 30 gekennzeichnet, daß der Chip (10) mit einem Schutzlack (12) überzogen ist.








FIG. 2a


7
31
10
1
2











ERSATZBLATT (REGEL 26)



FIG. 5








FIG.6



THIS PAGE BLANK (USF)










ERSATZBLATT (REGEL 26)


THIS PAGE BLANK (Use:











THIS PAGE BLANK (USPTO)














THIS PAGE BLANK (USPTO)

THIS PAGE BLANK (USPTO)

QU

TENT COOPERATION TE 🚁

From the INTERNATIONAL BUREAU

PCT

NOTIFICATION OF ELECTION

(PCT Rule 61.2)

Commissioner
US Department of Commerce
United States Patent and Trademark
Office, PCT
2011 South Clark Place Room
CP2/5C24

Arlington, VA 22202

Date of mailing (day/month/year) 06 December 2000 (06.12.00)	in its capacity as elected Office		
International application No. PCT/EP00/03988	Applicant's or agent's file reference K 51 195/7 ch		
International filing date (day/month/year) 04 May 2000 (04.05.00)	Priority date (day/month/year) 07 May 1999 (07.05.99)		
Applicant			
GRASSL, Thomas et al			

×	n the demand filed with the International Preliminary Examining Authority on: O2 November 2000 (02.11.00)
	n a notice effecting later election filed with the International Bureau on:
The ele	ection X was
	was not
made i Rule 32	pefore the expiration of 19 months from the priority date or, where Rule 32 applies, within the time limit under 2.2(b).

The International Bureau of WIPO 34, chemin des Colombettes 1211 Geneva 20, Switzerland Authorized officer

Olivia TEFY

Telephone No.: (41-22) 338.83.38

Form PCT/IB/331 (July 1992)

Facsimile No.: (41-22) 740.14.35

EP0003988

THIS PAGE BLANK (USPTO)

PCT

REC'D 2 0 SEP 2001

INTERNATIONALER VORLÄUFIGER PRÜFUNGSBERICHT

(Artikel 36 und Regel 70 PCT)

Aktenzeichen des Anmelders oder Anwalt:	3						
K 51 195/7 so	WEITERES VORGEHEN		über die Übersendung der ungsberichts (Formblatt P				
Internationales Aktenzeichen	Internationales Anmeldedatum(T	g/Monat/Jahr) Pri	oritätsdatum (Tag/Monat/1	Tag)			
PCT/EP00/03988	04/05/2000	07	7/05/1999				
Internationale Patentklassifikation (IPK) oder nationale Klassifikation und IPK H01L21/78							
Anmelder							
GIESECKE & DEVRIENT GMBH et al.							
Dieser internationale vorläufige Prüfungsbericht wurde von der mit der internationalen vorläufigen Prüfung beauftragten Behörde erstellt und wird dem Anmelder gemäß Artikel 36 übermittelt.							
2. Dieser BERICHT umfaßt insgesamt 7 Blätter einschließlich dieses Deckblatts.							
Außerdem liegen dem Bericht ANLAGEN bei; dabei handelt es sich um Blätter mit Beschreibungen, Ansprüchen und/oder Zeichnungen, die geändert wurden und diesem Bericht zugrunde liegen, und/oder Blätter mit vor dieser Behörde vorgenommenen Berichtigungen (siehe Regel 70.16 und Abschnitt 607 der Verwaltungsrichtlinien zum PCT).							
Diese Anlagen umfassen insgesamt Blätter.							
Dieser Bericht enthält Angaben zu folgenden Punkten:							
_							
I ⊠ Grundlage des Beric	nts						
II □ Priorität	Outschaus Than Nauhait adiadariasha Tätigkait und gawarhligha Anwandharkait						
	Keine Erstellung eines Gutachtens über Neuheit, erfinderische Tätigkeit und gewerbliche Anwendbarkeit						
 IV Mangelnde Einheitlichkeit der Erfindung V Begründete Feststellung nach Artikel 35(2) hinsichtlich der Neuheit, der erfinderischen Tätigkeit und der gewerblichen Anwendbarkeit; Unterlagen und Erklärungen zur Stützung dieser Feststellung 							
	Bestimmte angeführte Unterlagen						
_	r internationalen Anmeldung						
VIII Bestimmte Bemerku	mte Bemerkungen zur internationalen Anmeldung						
Datum der Einreichung des Antrags		Datum der Fertigstellung dieses Berichts					
02/11/2000	18.09.	18.09.2001					
Name und Postanschrift der mit der interna Prüfung beauftragten Behörde:	ationalen vorläufigen Bevolli	Bevollmächtigter Bediensteter					
Europäisches Patentamt D-80298 München Tel. +49 89 2399 - 0 Tx: 523656 epmu d							
Fax: +49 89 2399 - 4465 Tel. Nr. +49 89 2399 2188							

THIS PAGE BLANK (USPTO)



INTERNATIONALER VORLÄUFIGER PRÜFUNGSBERICHT

Internationales Aktenzeichen PCT/EP00/03988

ı.	Grundlag d	s Berichts	
4	Hinsichtlich der	Restandteile der internationalen Anmeldung	(Ersatzblätte

1.	 Hinsichtlich der Bestandteile der internationalen Anmeldung (Ersatzblätter, die dem Anmeldeamt auf eine Aufforderung nach Artikel 14 hin vorgelegt wurden, gelten im Rahmen dieses Berichts als "ursprünglich eingereicht" und sind ihm nicht beigefügt, weil sie keine Änderungen enthalten (Regeln 70.16 und 70.17)): Beschreibung, Seiten: 				
	1-14	4 urs	sprüngliche Fassung		
	Pate	entansprüche, Nr.:			
	1-32	2 urs	sprüngliche Fassung		
	Zeio	chnungen, Blätter:			
	1/5-	-5/5 urs	sprüngliche Fassung		
2.	die i	internationale Anmelde	Alle vorstehend genannten Bestandteile standen der Behörde in der Sprache, in der ung eingereicht worden ist, zur Verfügung oder wurden in dieser eingereicht, sofern anderes angegeben ist.		
Die Bestandteile standen der Behörde in der Sprache: zur Verfügung bzw. wurden in dieser Sprace eingereicht; dabei handelt es sich um					
		die Sprache der Über Regel 23.1(b)).	rsetzung, die für die Zwecke der internationalen Recherche eingereicht worden ist (nach		
		die Veröffentlichungs	sprache der internationalen Anmeldung (nach Regel 48.3(b)).		
		die Sprache der Über ist (nach Regel 55.2 ı	rsetzung, die für die Zwecke der internationalen vorläufigen Prüfung eingereicht worden und/oder 55.3).		
3.	Hins inte	sichtlich der in der inte rnationale vorläufige F	rnationalen Anmeldung offenbarten Nucleotid- und/oder Aminosäuresequ nz ist die Prüfung auf der Grundlage des Sequenzprotokolls durchgeführt worden, das:		
		in der internationalen	Anmeldung in schriftlicher Form enthalten ist.		
		zusammen mit der in	ternationalen Anmeldung in computerlesbarer Form eingereicht worden ist.		
		bei der Behörde nach	nträglich in schriftlicher Form eingereicht worden ist.		
		bei der Behörde nach	nträglich in computerlesbarer Form eingereicht worden ist.		
		Die Erklärung, daß da Offenbarungsgehalt d	as nachträglich eingereichte schriftliche Sequenzprotokoll nicht über den der internationalen Anmeldung im Anmeldezeitpunkt hinausgeht, wurde vorgelegt.		
			ie in computerlesbarer Form erfassten Informationen dem schriftlichen sprechen, wurde vorgelegt.		
4.	Auf	grund der Änderunger	sind folgende Unterlagen fortgefallen:		





INTERNATIONALER VORLÄUFIGER PRÜFUNGSBERICHT

Internationales Aktenzeichen PCT/EP00/03988

		Beschreibung,	Seiten:
		Ansprüche,	Nr.:
		Zeichnungen,	Blatt:
5.		angegebenen Gründ	ne Berücksichtigung (von einigen) der Änderungen erstellt worden, da diese aus den en nach Auffassung der Behörde über den Offenbarungsgehalt in der ursprünglich ng hinausgehen (Regel 70.2(c)).
		(Auf Ersatzblätter, di beizufügen).	e solche Änderungen enthalten, ist unter Punkt 1 hinzuweisen;sie sind diesem Bericht
6.	Etwa	aige zusätzliche Bem	erkungen:
IV.	Mar	ngelnde Einheitlichk	eit der Erfindung
1.		die Aufforderung zur nelder:	Einschränkung der Ansprüche oder zur Zahlung zusätzlicher Gebühren hat der
		die Ansprüche einge	schränkt.
		zusätzliche Gebühre	n entrichtet.
		zusätzliche Gebühre	n unter Widerspruch entrichtet.
	×	weder die Ansprüche	e eingeschränkt noch zusätzliche Gebühren entrichtet.
2.			gestellt, daß das Erfordernis der Einheitlichkeit der Erfindung nicht erfüllt ist, und hat eschlossen, den Anmelder nicht zur Einschränkung der Ansprüche oder zur Zahlung en aufzufordern.
3.		Behörde ist der Auffa 13.3	ssung, daß das Erfordernis der Einheitlichkeit der Erfindung nach den Regeln 13.1, 13.2
		erfüllt ist	
		aus folgenden Gründ	en nicht erfüllt ist:
4.		er wurde zur Erstellur rnationalen Anmeldun	ng dieses Berichts eine internationale vorläufige Prüfung für folgende Teile der ig durchgeführt:
		alle Teile.	
	×	die Teile, die sich auf	f die Ansprüche Nr. 1, 8-32 beziehen.

V. B gründ t F stst llung nach Artik 1 35(2) hinsichtlich der Neuh it, der rfind risch n Tätigkeit und d r

gew rblich n Anw ndbarkeit; Unt rlagen und Erklärungen zur Stützung di s r F stst llung





INTERNATIONALER VORLÄUFIGER **PRÜFUNGSBERICHT**

Internationales Aktenzeichen PCT/EP00/03988

1. Feststellung

Ansprüche 1,8-32 Neuheit (N) Ja:

Nein: Ansprüche

Erfinderische Tätigkeit (ET) Ja: Ansprüche

Nein: Ansprüche 1,8-32

Gewerbliche Anwendbarkeit (GA) Ja: Ansprüche 1,8-32

Nein: Ansprüche

2. Unterlagen und Erklärungen siehe Beiblatt





INTERNATIONALER VORLÄUFIGER PRÜFUNGSBERICHT - BEIBLATT

Zu Punkt IV:

i) Es wird auf die folgenden Dokumente verwiesen:

D1: GB-A-2 221 470 (FSK KK) 7. Februar 1990 (1990-02-07); und

D2: US-A-5 268 065 (GRUPEN-SHEMANSKY MELISSA E) 7. Dezember 1993 (1993-12-07).

- ii) Die verschiedenen Gruppen von Erfindungen sind:
 - 1. Der Gegenstand der Ansprüche 1 und 8-32;
 - 2. Der Gegenstand der Ansprüche 2 und 4-32; und
 - 3. Der Gegenstand der Ansprüche 3 und 4-32;
- iii) D1 offenbart (siehe insbesondere Seite 19, 5. Absatz Seite 21, 1. Absatz) ein Verfahren zum Handhaben von Chips mit folgenden Verfahrensschritten:
 - a) Aufkleben eines Wafers A mit seiner Vorderseite auf ein Trägersubstrat 2 mittels einer Kleberschicht 3 (siehe Abbildung 3),
 - b) Aufteilen des Wafers in einzelne Chips A1-3 durch Sägen des Wafers von der Rückseite aus bis zur oder bis in die Kleberschicht oder bis in das Trägersubstrat hinein (siehe Abbildung 4),
 - c) "Auflösen" (UV-Strahlung) der Kleberschicht (siehe Abbildung 6), d)Abheben der einzelnen Chips vom Trägersubstrat mit einem Saugkopf 6 zur Ablage in einen speziellen Ablagebehälter und/oder zur weiteren Verarbeitung.
- iv) Die unabhängigen Ansprüche 1 und 2 haben beiden, die in Absatz iii genannten Merkmale a, b und c, welche aus D1 bekannt sind. Außerdem enthalten diese Ansprüche beiden eine zusätzlichen Schritt zur Dünnung des Wafers. Es ist üblich, daß Wafer vor dem Aufteilen in einzelne Chips zuerst gedünnt werden (siehe z.B. D2). Folglich definiert diesen zusätzliche Schritt keinen gemeinsamen Beitrag zum Stand der Technik. Zusätzlich definiert Anspruch 2 die Benutzung eines zweiten Träger über die aufgeteilte Wafer. Dieses hat zur Folge, daß die Chips mit der Rückseite auf einem Träger aufgebracht sind, weil beim Verfahren





INTERNATIONALER VORLÄUFIGER PRÜFUNGSBERICHT - BEIBLATT

gemäß Anspruch 1 die Chips mit der Vorderseite auf einem Träger aufgebracht sind. Die zusätzliche Merkmalen des Anspruch 2 bewirken ein Umdrehen der Chips und die zusätzlichen Merkmale, Schritt d (siehe Absatz iii), des Anspruchs 1 betreffen das Abheben der Chips. Diese beiden unterschiedlichen zusätzlichen Merkmale definieren keinen gemeinsamen erfinderischen Beitrag zum Stand der Technik.

Die unabhängigen Ansprüche 1 und 3 haben beide die in Absatz iii genannten Merkmale a, b und c, welche aus D1 bekannt sind. Außerdem enthalten diese Ansprüche beiden einen zusätzlichen Schritt zur Dünnung des Wafers. Es ist üblich, daß Wafers vor dem Aufteilen in einzelne Chips zuerst gedünnt werden (siehe z.B. D2). Folglich definiert dieser zusätzliche Schritt keinen gemeinsamen Beitrag zum Stand der Technik. Zusätzlich definiert Anspruch 3 die Benutzung eines zweiten Trägers auf dem gedünnten Wafer. Dieses hat zur Folge, daß die Chips mit der Rückseite auf einem geteiltem Träger aufgebracht sind, weil beim Verfahren gemäß Anspruch 1 die Chips mit der Rückseite auf einen ganzen Träger angebracht sind. Diese beiden unterschiedlichen zusätzlichen Merkmale definieren keinen gemeinsamen erfinderischen Beitrag zum Stand der Technik.

Die unabhängigen Ansprüche 2 und 3 haben beide die in Absatz iii genannten Merkmale a, b und c, welche aus D1 bekannt sind. Außerdem enthalten diese Ansprüche beiden einen zusätzlichen Schritt zur Dünnung des Wafers. Es ist üblich, daß Wafers vor dem Aufteilen in einzelne Chips zuerst gedünnt werden (siehe z.B. D2). Folglich definiert dieser zusätzliche Schritt keinen gemeinsamen Beitrag zum Stand der Technik. Zusätzlich definiert Anspruch 3 die Benutzung eines zweiten Trägers auf die gedünnte Wafer. Dieses hat zur Folge, daß die Chips mit der Rückseite auf einen geteilten Träger aufgebracht sind, weil beim Verfahren gemäß Anspruch 2 die Chips mit der Rückseite auf einen ganzen Träger angebracht sind. Diese beiden unterschiedlichen zusätzlichen Merkmalen definieren keinen gemeinsamen erfinderischen Beitrag zum Stand der Technik.

Außerdem scheinen die abhängigen Ansprüche 4-26 keine Merkmale zu enthalten, die einen erfinderischen Beitrag über den Stand der Technik definieren.

Folglich erfüllt die Anmeldung nicht die Erfordernisse der Regel 13(1) PCT.





INTERNATIONALER VORLÄUFIGER PRÜFUNGSBERICHT - BEIBLATT

v) Der Anmelder hat keine Erwiderung nach die Aufforderung zur Einschränkung der Ansprüche oder zur Zahlung zusätzlicher Gebühren vom 17.04.2001 eingereicht, so erstellt die Behörde den internationalen Prüfungsbericht über die obengenannte erste Erfindung (der Gegenstand der Ansprüche 1 und 8-32).

Zu Punkt V:

- i) Dokument D1, offenbart (siehe Absatz IV(iii) ein Verfahren, von dem sich der Gegenstand des Anspruchs 1 dadurch unterscheidet, daß eine zusätzlichen Schritt zur Dünnung des Wafers definiert ist. Es ist üblich, daß Wafers vor dem Aufteilen in einzelne Chips zuerst gedünnt werden (siehe z.B. D2). Folglich definiert diesen zusätzliche Schritt keine erfinderische Beitrag über den Stand der Technik. Folglich erfüllt der Gegenstand des Anspruchs 1 nicht die Erfordernisse des Artikels 33(3) PCT.
- ii) Die abhängigen Ansprüche 8-32 enthalten keine zusätzliche Merkmale, die in Kombination mit den Merkmalen irgendeines Anspruchs, auf den er/sie sich bezieht/beziehen, die Erfordernisse des PCT in bezug auf erfinderische Tätigkeit (Artikel 33(3) PCT) erfüllen, da diese zusätzliche Merkmale aus die zitierte Dokumente bekannt sind und/oder diese zusätzliche Merkmale betreffen lediglich normale fachmännische Maßnahmen.



INTERNATIONALER RECHERCHENBERICHT



a. KLASSIFIZIERUNG DES ANMELDUNGSGEGENSTANDES IPK 7 H01L21/78 H01L21/52

Nach der Internationalen Patentidassifikation (IPK) oder nach der nationalen Klassifikation und der IPK

B. RECHERCHIERTE GEBIETE

Recherchierter Mindestprüfstoff (Klassifikationssystem und Klassifikationssymbole)

IPK 7 H01L

Recherchierte aber nicht zum Mindestprüfstoff gehörende Veröffentlichungen, soweit diese unter die recherchierten Gebiete fallen

Während der internationalen Recherche konsultierte elektronische Datenbank (Name der Datenbank und evtl. verwendete Suchbegriffe)

EPO-Internal, PAJ, INSPEC

Weitere Veröffentlichungen sind der Fortsetzung von Feld C zu


Kategorie® Bezeichnung der Veröffentlichung, soweit erforderlich unter Angabe der in Betracht kommenden Teile Betr. Anspruch Nr.					
Kategorie	Bezachhung der Veronertuchung, soweit erfordenich unter Angabe der in Betracht konfinentier Teile	Betr. Anspruch Nr.			
X	EP 0 475 259 A (SUMITOMO ELECTRIC INDUSTRIES) 18. März 1992 (1992–03–18) das ganze Dokument	1			
(US 5 268 065 A (GRUPEN-SHEMANSKY MELISSA E) 7. Dezember 1993 (1993-12-07) das ganze Dokument	1			
X	EP 0 824 301 A (HITACHI LTD) 18. Februar 1998 (1998-02-18) das ganze Dokument	27-29			
X	US 5 192 682 A (KODAI SYOJIRO ET AL) 9. März 1993 (1993-03-09) das ganze Dokument	27			
	-/				

entnehmen	<u> </u>
 Besondere Kategorien von angegebenen Veröffentlichungen : "A" Veröffentlichung, die den allgemeinen Stand der Technik definiert, aber nicht als besonders bedeutsam anzusehen ist 	T* Spätere Veröffentlichung, die nach dem internationalen Anmeldedatum oder dem Prioritätsdatum veröffentlicht worden ist und mit der Anmeldung nicht kollidiert, sondern nur zum Verständnis des der
"E" ålteres Dokument, das jedoch erst am oder nach dem internationalen Anmeldedatum veröffentlicht worden ist "L" Veröffentlichung, die geeignet ist, einen Prioritätsanspruch zweifelhaft er-	Erfindung zugrundeliegenden Prinzips oder der ihr zugrundeliegenden Theorie angegeben ist "X" Veröffentlichung von besonderer Bedeutung; die beanspruchte Erfindung kann allein aufgrund dieser Veröffentlichung richt als neu oder auf
scheinen zu lassen, oder durch die das Veröffentlichungsdatum einer anderen im Recherchenbericht genannten Veröffentlichung belegt werden soll oder die aus einem anderen besonderen Grund angegeben ist (wie ausgeführt) "O" Veröffentlichung, die sich auf eine mündliche Offenbarung, eine Benutzung, eine Ausstellung oder andere Maßnahmen bezieht "P" Veröffentlichung, die vor dem internationalen Anmeldedatum, aber nach dem beanspruchten Prioritätsdatum veröffentlicht worden ist	erfinderischer Tätigkeit beruhend betrachteit werden "Y" Veröffentlichung von besonderer Bedeutung; die beanspruchte Erfindung kann nicht als auf erfinderischer Tätigkeit beruhend betrachtet werden, wenn die Veröffentlichung mit einer oder mehreren anderen Veröffentlichungen dieser Kategorie in Verbindung gebracht wird und diese Verbindung für einen Fachmann naheliegend ist "&" Veröffentlichung, die Mitglied derselben Patentfamilie ist
Datum des Abschlusses der internationalen Recherche	Absendedatum des Internationalen Recherchenberichts
27. September 2000	05/10/2000
Name und Postanschrift der Internationalen Recherchenbehörde Europäisches Patentamt, P.B. 5818 Patentlaan 2 NL – 2280 HV Rijswijk	Bevolimächtigter Bediensteter
Tel. (+31-70) 340-2040, Tx. 31 651 epo nl, Fax: (+31-70) 340-3016	Königstein, C

X Siehe Anhang Patentfamilie

1

INTERNATIONALER RECHERCHENBERICHT



	ung) ALS WESENTLICH ANGESEHENE UNTERLAGEN	
ategorie°	Bezeichnung der Veröffentlichung, soweit erforderlich unter Angabe der in Betracht kommenden Teile	Betr. Anspruch Nr.
1	GB 2 221 470 A (FSK KK) 7. Februar 1990 (1990-02-07) das ganze Dokument	
4	US 4 457 798 A (HOPPE JOACHIM ET AL) 3. Juli 1984 (1984-07-03) das ganze Dokument	
, X	WO 99 48137 A (STROMBERG MICHAEL) 23. September 1999 (1999-09-23) das ganze Dokument	1

1





PCT

INTERNATIONAL PRELIMINARY EXAMINATION REPORT

anslation interior	_	CT	
1 a 2 b 49 interi	NATIONAL PRELIM	NARY EXAMIN	ATION REPORT
	(PCT Article	e 36 and Rule 70)	
Applicant's or agent's file reference K 51 195/7 ch	FOR FURTHER A		tionofTransmittalofInternational Prel n Report (Form PCT/IPEA/416)
International application No. PCT/EP00/03988	International filing d	ate (day/month/year) 00 (04.05.00)	Priority date (day/month/year) 07 May 1999 (07.05.99
International Patent Classification (IP H01L 21/78, 21/52	C) or national classification a	nd IPC	
Applicant	GIESECKE & DI	EVRIENT GMBH	
2. This REPORT consists of a to This report is also accommended and are the b 70.16 and Section 607 These annexes consist	pasis for this report and/or she of the Administrative Instruc	sheets of the description test containing rectifications under the PCT).	sheet. on, claims and/or drawings which havations made before this Authority (se
 This report contains indication Basis of the r 	ons relating to the following itereport	ems:	
II Priority			
III Non-establish	nment of opinion with regard	to novelty, inventive st	ep and industrial applicability
IV 🔀 Lack of unity	of invention		_
V Reasoned star citations and	tement under Article 35(2) wi explanations supporting such	th regard to novelty, ir statement	ventive step or industrial applicability
VI Certain docur	ments cited		
VII Certain defec	ts in the international applicat	ion	
VIII Certain obser	vations on the international ap	pplication	
Date of submission of the demand		Date of completion	of this report
·	0 (02.11.00)	Date of completion of	•
02 November 2000		18 Se	of this report ptember 2001 (18.09.2001)
·		_	•



INTERNATIONAL PRELIMINARY EXAMINATION REPORT

International application No.

PCT/EP00/03988

		of the re		· · · · · · · · · · · · · · · · · · ·
1.	With	-	to the elements of the international application:*	
		the inte	ernational application as originally filed	
	\boxtimes	the des	scription:	
		pages	1-14	, as originally filed
		pages		, filed with the demand
		pages	, filed with the letter of	
	\boxtimes	the clain	ims:	
		pages		, as originally filed
		pages	, as amended (together with a	any statement under Article 19
		pages		, filed with the demand
		pages	, filed with the letter of	
	\square	the drav	wings:	
	<u> </u>	pages		, as originally filed
		pages		
		pages	, filed with the letter of	
	\Box ,	the centre	ence listing part of the description:	
	L	pages	-	inally filed
		pages .		
		pages	, filed with the letter of	, filed with the demand
	These	the lang	nts were available or furnished to this Authority in the following language	I(b)).
3.	With prelir	minary ex	to any nucleotide and/or amino acid sequence disclosed in the international a examination was carried out on the basis of the sequence listing: ned in the international application in written form.	application, the international
			ogether with the international application in computer readable form.	
		_	ned subsequently to this Authority in written form.	- -
			ned subsequently to this Authority in computer readable form.	
		The sta	tatement that the subsequently furnished written sequence listing does not go be ational application as filed has been furnished.	eyond the disclosure in the
		The sta been fu	atement that the information recorded in computer readable form is identical to the urnished.	written sequence listing has
4.		The am	nendments have resulted in the cancellation of:	
			the description, pages	
			the claims, Nos.	
			the drawings, sheets/fig	
5.		This repo	port has been established as if (some of) the amendments had not been made, since they the disclosure as filed, as indicated in the Supplemental Box (Rule 70.2(c)).**	y have been considered to go
	Repla	icement si is report	sheets which have been furnished to the receiving Office in response to an invitation und t as "originally filed" and are not annexed to this report since they do not conta	der Article 14 are referred to ain amendments (Rule 70.16
		-	ent sheet containing such amendments must be referred to under item I and annexed to th	his renort
	•	•		110 report



INTERNATIONAL PRELIMINARY EXAMINATION REPORT

PCT/EP00/03988

IV. Lack of unity of invention				
1. In response to the invitation to restrict or pay additional fees the applicant has:				
restricted the claims.				
paid additional fees.				
paid additional fees under protest.				
neither restricted nor paid additional fees.				
This Authority found that the requirement of unity of invention is not complied with and chose, according to Rule 68.1.				
This Authority found that the requirement of unity of invention is not complied with and chose, according to Rule 68.1, not to invite the applicant to restrict or pay additional fees.				
3. This Authority considers that the requirement of unity of invention in accordance with Rules 13.1, 13.2 and 13.3 is				
complied with.				
not complied with for the following reasons:				
•				
 Consequently, the following parts of the international application were the subject of international preliminary examination in establishing this report: 				
all parts.				
the parts relating to claims Nos				

Supplemental Box

(To be used when the space in any of the preceding boxes is not sufficient)

Continuation of: IV

- i) This report makes reference to the following documents:
 - D1: GB-A-2 221 470 (FSK KK) 7 February 1990 (1990-02-07); and
 - D2: US-A-5 268 065 (GRUPEN-SHEMANSKY MELISSA E)
 7 December 1993 (1993-12-07).
- ii) The different groups of inventions are:
 - 1. The subject matter of Claims 1 and 8-32;
 - 2. The subject matter of Claims 2 and 4-32; and
 - 3. The subject matter of Claims 3 and 4-32.
- iii) D1 (see, in particular, page 19, fifth paragraph to page 21, first paragraph) discloses a method for handling chips comprising the following method steps:
 - a) a wafer A is bonded with its front face onto a support substrate 2 by means of an adhesive layer 3 (see Figure 3);
 - b) the wafer is subdivided into individual chips A1-3 by sawing the wafer from the rear face as far as or into the adhesive layer or into the support substrate (see Figure 4);
 - c) the adhesive layer is "dissolved" (UV radiation)
 (see Figure 6);
 - d) the individual chips are picked up from the support substrate by means of a suction head 6, to be deposited into a special storage container and/or for further processing.

Supplemental Box

(To be used when the space in any of the preceding boxes is not sufficient)

Continuation of: IV

iv) Independent Claims 1 and 2 both have features a), b) and c) of point iii) above. These features are known from D1. Both these claims also have an additional step to thin the wafer. It is usual for wafers to be thinned before being subdivided into individual chips (see D2, for example). This additional step does not therefore define a common contribution over the prior art. Claim 2 also defines the use of a second support over the subdivided wafers. This means that the chips are applied to a support with their rear face, because in the method defined in Claim 1 the chips are applied to a support with their front face. The additional features of Claim 2 cause the chips to be turned over, and the additional features of Claim 1 (step d), see point iii) above) relate to the picking up of the chips. These two different additional features do not define a common inventive contribution over the prior art.

Independent Claims 1 and 3 both have features a), b) and c) of point iii) above. These features are known from D1. Both these claims also have an additional step to thin the wafer. It is usual for wafers to be thinned before being subdivided into individual chips (see D2, for example). This additional step does not therefore define a common contribution over the prior art. Claim 3 also defines the use of a second support on the thinned wafer. This means that the chips are applied to a divided support with their rear face, because in

INTERNATIONAL PRELIMINARY EXAMINATION REPORT

Supplemental Box

(To be used when the space in any of the preceding boxes is not sufficient)

Continuation of: IV

the method defined in Claim 2 the chips are applied to a complete support with their rear face. These two different additional features do not define a common inventive contribution over the prior art.

Independent Claims 2 and 3 both have features a), b) and c) of point iii) above. These features are known from D1. Both these claims also have an additional step to thin the wafer. It is usual for wafers to be thinned before being subdivided into individual chips (see D2, for example). This additional step does not therefore define a common contribution over the prior art. Claim 3 also defines the use of a second support on the thinned wafers. This means that the chips are applied to a divided support with their rear face, because in the method defined in Claim 2 the chips are applied to a complete support with their rear face. These two different additional features do not define a common inventive contribution over the prior art.

Dependent Claims 4-26 likewise appear to contain no features defining an inventive contribution over the prior art.

The application does not therefore satisfy the requirements of PCT Rule 13.1.

v) Since the applicant has not responded to the invitation of 17 April 2001 to restrict the claims or pay additional fees, the Examining Authority

Supp	lemen	tal	Box
------	-------	-----	-----

(To be used when the space in any of the preceding boxes is not sufficient)

Continuation of: IV

will establish the international examination report on the invention referred to first above (the subject matter of Claims 1 and 8-32).

V.	Reasoned statement under Article 35(2) with regard to novelty, inventive step or industrial applicability; citations and explanations supporting such statement		
1.	Statement		

. S	tatement			
	Novelty (N)	Claims	1,8-32	YES
		Claims		NO NO
	Inventive step (IS)	Claims		YES
		Claims	1,8-32	NO NO
	Industrial applicability (IA)	Claims	1,8-32	YES
		Claims		NO NO

2. Citations and explanations

- Document D1 (see Box IV above, point iii)) discloses a method from which the subject matter of Claim 1 differs in the definition of an additional step to thin the wafer. It is usual for wafers to be thinned before being subdivided into individual chips (see D2, for example). This additional step does not therefore define an inventive contribution over the prior art. The subject matter of Claim 1 does not therefore satisfy the requirements of PCT Article 33(3).
- Dependent Claims 8-32 contain no additional features which, in combination with the features of any claim to which they refer, meet the PCT requirements for inventive step (PCT Article 33(3)). The reasons are that these additional features are known from the citations and/or concern only routine measures.





PCT

INTERNATIONALER RECHERCHENBERICHT

(Artikel 18 sowie Regeln 43 und 44 PCT)

Aktenzeichen des Anmelders oder Anwalts		die Übermittlung des internationalen				
K 51 195/7 ch	VORGEHEN Recherchendenchts (F	Formblatt PCT/ISA/220) sowie, soweit nder Punkt 5				
Internationales Aktenzeichen	Internationales Anmeldedatum	(Frühestes) Prioritätsdatum (Tag/Monat/Jahr)				
PCT/EP 00/03988	(Tag/Monat/Jahr) 04/05/2000	07/05/1999				
Anmelder	0.70072000	0.70371333				
GIESECKE & DEVRIENT GMBH et	al.					
Dieser internationale Recherchenbericht wurd	le von der Internationalen Recherchenbehörde e	extellt und wird dem Anmelder gemäß				
Artikel 18 übermittelt. Eine Kopie wird dem Int		gonia.				
Since interesting the Bank and a single sing	2					
Dieser internationale Recherchenbericht umfa X Darüber hinaus liegt ihm jew	aßt insgesamt <u>3</u> Blåtter. veils eine Kopie der in diesem Bericht genannten	Unterlagen zum Stand der Technik bei.				
1. Grundlage des Berichts						
 a. Hinsichtlich der Sprache ist die inter durchgeführt worden, in der sie eing 	rnationale Recherche auf der Grundlage der inte Jereicht wurde, sofern unter diesem Punkt nichts	mationalen Anmeldung in der Sprache anderes angegeben ist.				
Die internationale Recherch Anmeldung (Regel 23.1 b))	e ist auf der Grundlage einer bei der Behörde eir durchgeführt worden.	ngereichten Übersetzung der international n				
b. Hinsichtlich der in der internationale	n Anmeldung offenbarten Nucleotid- und/oder	Aminosäuresequenz ist die internationale				
I — ~	equenzprotokolls durchgeführt worden, das Idung in Schriflicher Form enthalten ist.					
zusammen mit der internatio	onalen Anmeldung in computerlesbarer Form ein	gereicht worden ist.				
bei der Behörde nachträglich	h in schriftlicher Form eingereicht worden ist.					
bei der Behörde nachträglich	h in computerlesbarer Form eingereicht worden i	st.				
Die Erklärung, daß das nach internationalen Anmeldung i	nträglich eingereichte schriftliche Sequenzprotok im Anmeldezeitpunkt hinausgeht, wurde vorgeleç	oll nicht über den Offenbarungsgehalt d r yt.				
Die Erklärung, daß die in ∞ wurde vorgelegt.	mputerlesbarer Form erfaßten Informationen der	n schriftlichen Sequenzprotokoll entsprechen,				
2. Bestimmte Ansprüche hat	oen sich als nicht recherchterbar erwiesen (si	ehe Feld I).				
3. Mangeinde Einheitlichkeit	der Erfindung (siehe Feld II).	·				
_						
4. Hinsichtlich der Bezeichnung der Erfin	-					
· =	ereichte Wortlaut genehmigt.					
wurde der Wortlaut von der	Behörde wie folgt festgesetzt:					
5. Hinsichtlich der Zusammenfassung						
wurde der Wortlaut nach Re	ereichte Wortlaut genehmigt. gel 38.2b) in der in Feld III angegebenen Fassur innerhalb eines Monats nach dem Datum der Al ellungnahme vorl gen.					
6. Folgend Abbildung d r Zelchnungen is	st mit der Zusammenfassung zu veröffentlichen:	Abb. Nr				
wie vom Anmelder vorg sch	ılagen	k ine der Abb.				
weil d r Anmelder selbst kei	ne Abbildung vorge chlagen hat.					
weil diese Abbildung di Erfi	indung besser kennzeichnet.					

PCT/EP 00/03988

Angaben zu Veröffentlichungen, die zur selben Patentfamilie gehoren

						PCI/EP	00/03988
ļ	angefüh	lecherchenberio irtes Patentdoku		Datum der Veröffentlichung		Mitglied(er) der Patentfamilie	Datum der Veröffentlichung
	EP	0475259	Α	18-03-1992	JP JP AU CA DE DE DK KR US	2610703 B 4115528 A 649063 B 8353891 A 2050675 A 69112545 D 69112545 T 475259 T 9402915 B 5122481 A	14-05-1997 16-04-1992 12-05-1994 12-03-1992 06-03-1992 05-10-1995 02-05-1996 15-01-1996 07-04-1994 16-06-1992
į	US	5268065	A .	07-12-1993	 EP JP	0603514 A 6224095 A	29-06-1994 12-08-1994
	EP	0824301	A	18-02-1998	JP	10112586 A	28-04-1998
	US	5192682	Α	09-03-1993	JP JP FR	2874279 B 4017343 A 2663783 A	24-03-1999 22-01-1992 27-12-1991
	GB	2221470	A	07-02-1990	PPPPPPPPPPPPPBBGGGERBKKKKRLLLLH JJJJJJJJJJJPBBGGGGERBKKKKRLLLLH PPPPPPPPPPPPPPPBBGGGGERBKKKKRLLLLH	1049754 B 1576987 C 62205179 A 1608022 C 2014384 B 62205180 A 1638457 C 2058306 B 63017980 A 1603517 C 2015594 B 62153375 A 1056112 B 1712427 C 62153376 A 1608021 C 2015595 B 62153377 A 2221468 A,B 2221469 A,B 114392 G 114592 G 114592 G 3639266 A 2592390 A 2184741 A,B 105492 A 105592 A 105592 A 105792 A 9107086 B 8603269 A,B, 9302147 A 9302148 A 9302148 A 9302149 A 9302150 A,B, 23580 A	25-10-1989 24-08-1990 09-09-1987 13-06-1991 06-04-1990 09-09-1987 31-01-1992 07-12-1990 25-01-1988 04-04-1991 12-04-1990 08-07-1987 28-11-1992 08-07-1987 13-06-1991 12-04-1990 08-07-1987 07-02-1990 07-02-1990 24-12-1992 24-12-1992 24-12-1992 24-12-1992 24-12-1992 24-12-1993 08-01-1993 08-01-1993 08-01-1993 08-01-1993 08-01-1993 08-01-1993 08-01-1993 08-01-1993 08-01-1993 08-01-1993 08-01-1993 08-01-1993 08-01-1993 08-01-1993 08-01-1993
					SG —	114492 G	24-12-1992
Formblass	DOTAS A/A	10 (Anhang Patentfa	collical/ bell 10	721			

PCT/EP 00/03988

Im Recherchenbericht angeführtes Patentdokument		Datum der Veröffentlichung	Mitglied(er) der Patentfamilie		Datum der Veröffentlichung
GB 2221470	A		US US US	4965127 A 5187007 A 4756968 A	23-10-1990 16-02-1993 12-07-1988
US 4457798	A	03-07-1984	DE BE CH FR GB IT JP JP NL SE SE	3122981 A 893454 A 655907 A 2507800 A 2100669 A,B 1151612 B 1729187 C 57210494 A 63042314 B 8202056 A,B, 456544 B 8203562 A	05-01-1983 01-10-1982 30-05-1986 17-12-1982 06-01-1983 24-12-1986 29-01-1993 24-12-1982 23-08-1988 03-01-1983 10-10-1988 11-12-1982
WO 9948137	Α	23-09-1999	DE AU	19811115 A 3144899 A	16-09-1999 11-10-1999